

プレスリリース

解禁時間 (テレビ、ラジオ、インターネット) : 令和4年12月8日 (木)

(新聞) : 令和4年12月8日 (木)

解禁日は、上記を予定しておりますが、時間未定の為、公開のタイミングについては、HPへのアップをお待ちください。

【参考HP】 <https://www.naist.jp/pressrelease/>

報道関係者各位

国立大学法人 奈良先端科学技術大学院大学

柔らかく丈夫なポリマー半導体分子が液面上で 一定方向に並んだ膜を作製し、それを墨絵のように転写して 次世代のnチャンネル型トランジスタを動作させることに 世界で初めて成功 ～超フレキシブル電子回路実現への道を開く～

【概要】

奈良先端科学技術大学院大学(学長:塩崎 一裕)先端科学技術研究科 物質創成科学領域 有機エレクトロニクス研究室の PANDEY, Manish(パンディ、マニッシュ)助教、中村 雅一教授らのグループは、次世代の柔軟で丈夫な超薄型半導体に仕立てられるポリマー(高分子化合物)半導体の研究を行い、導電性を生み出す「n型」のポリマー半導体を「配向フローティング(浮遊)薄膜」という実用性の高い素材として作製することに世界で初めて成功しました。この薄膜は、ナノメートル(10億分の1メートル)オーダーの極めて薄い膜であり、液体の表面に形成されるので、様々な基板の上に墨流しのように転写することができます。さらに、この方法によって、高性能なnチャンネル型トランジスタが実現されることも実証しました。

ポリマー半導体は、数ある半導体材料の中で最も曲げや引っ張りに強いことから、未来の超フレキシブル電子回路に活用されることが期待されています。しかし、省エネで高速に作動するため、様々な半導体集積回路の基本要素になっている CMOS(相補型金属酸化膜半導体)回路を、ポリマー半導体で置き換えるには課題が残されていました。CMOS回路は自由電子を持つn型半導体と、電子の抜け殻である正孔を持つp型半導体がそれぞれチャンネル(電流が流れる層)を形成して電流を調節するトランジスタ(電界効果トランジスタ、FET)を組み合わせ構成していますが、ポリマー半導体を使う場合、①2種類以上のポリマー半導体薄膜を同一基板上に形成しなければならず、従来の溶液による塗布法では、ポリマー薄膜を積み重ねる際に先に形成された薄膜を溶かしてしまう、②すでに高性能なものが得られているpチャンネル型FETと比較して、同等性能のnチャンネル型FETが得られていないという2点を解決する必要がありました。

①の課題については、Pandey 助教らが開発した「一方向性フローティングフィルム・トランスファー法」(UFTM)が基板上で溶液を直接塗布せずに転写することから有効であることがすでに予想されていました。そこで、今回は②の課題を解決するために、nチャンネル型FETに用いられるn型ポリマー半導体分子が一方向に整然と並ぶ形で高度に配向した薄膜をUFTMを用いて成膜し、FETを作製することに挑戦しました。その結果、自己凝集能力が高い傾向にある高性能n型ポリマー半導体材料に対してUFTMを最適化し、電

極から電子を注入するときの障壁を下げて理想的な n チャンネル型 FET 特性を得る方法も同時に開発することで、実用的な性能を持つ n チャンネル型 FET の動作実証に成功しました。これにより、超フレキシブル CMOS 回路の実現に一步近づいたこととなります。

この研究成果は、近日中に、Advanced Electronic Materials (IF(2021)=7.633、

<https://onlinelibrary.wiley.com/journal/2199160x>、DOI: 10.1002/aelm.202201043)においてオンライン公開されます。

つきましては、関係資料を配布するとともに、下記のとおり記者発表を行いますので、是非ともご出席くださいますよう、お願い申し上げます。

記

<日 時> 2022 年 12 月 7 日(水)15 時 30 分～(1 時間程度)

<場 所> オンライン(現地では開催しません。)

<https://naist.webex.com/naist/j.php?MTID=m269e2b6e406af21cb2bac6185013a4ae>

ミーティング番号 (アクセスコード): 2518 656 2364

ミーティングパスワード: tuAE4rGNU23

※参加希望がございましたら、企画総務課渉外企画係 (s-kikaku@ad.naist.jp) まであらかじめご連絡願います。

<説明者> 奈良先端科学技術大学院大学 先端科学技術研究科 物質創成科学領域
有機エレクトロニクス研究室 中村 雅一教授、PANDEY, Manish 助教

【解説】

ポリマー半導体は、印刷プロセスとの適合性があり、曲げ伸ばしに強いという他に類を見ない機械的柔軟性から、次世代のフレキシブルデバイスのための有力な半導体材料と考えられています。ポリマー半導体は電子などキャリアの輸送を担う拡張 π 共役系電子軌道が主鎖に沿って一方向に連なる 1 次元材料であることから、電流の方向に主鎖を配向させることで、高いキャリア輸送能力(キャリア移動度)が得られることが知られています。この高いキャリア輸送能力を大面積で均一に得るために、Pandey 助教、中村教授らは、UFTM を開発してきました(図(a))。この方法によって、ポリマーを溶かさな液体を満たした容器に滑り台のようにレールで挟まれたフッ素樹脂(PTFE)製のスライダを設置し、その斜面にポリマー溶液を滴下すると、溶媒が揮発しながらリボン状の薄膜が形成され、液体基板上に一方向に押し出されてゆきます。その際、溶媒の蒸発速度と溶液滴下速度などを適切に調節することで、溶液の押す力と液の体基板が押し返す力(摩擦力)によってスライダ内でポリマーが圧縮され、主鎖が流れる方向と直交する形で配向します。このようにして形成された液体基板上のフローティングフィルムを、トランジスタを形成するための基板にマージング(墨流し)のように転写することで、すでに基板上に形成されたポリマー材料等を侵すことなく、トランジスタの活性層が形成されます。

CMOS 回路を形成するには、特性のそろった p チャンネル型 FET と n チャンネル型 FET を同一基板上に作り込む必要があります。シリコンに代表される無機半導体の多くは、添加する不純物の種類で p 型と n 型を作り分けられるため、単一のシリコンウエハや薄膜に対して不純物を選択的に添加することで p 型や n 型の領域を形成し、CMOS 回路を作製できます。しかし、ポリマー半導体では不純物によるキャリア極性の安定制御が容易ではないため、電極から正孔を注入しやすいエネルギー準位を持つものを「p 型半導体」(半導体の教科書的な意味での p 型とは限らない)、電子を注入しやすいエネルギー準位を持つものを「n 型半導体」(同)として、2 種類のポリマー半導体材料を使い分ける必要があります。


これまでに、我々のグループだけでなく世界中の多くの研究者が UFTM あるいは類似の方法で p 型のポリマー半導体薄膜やそれを用いた FET を作製してきましたが、n 型ポリマー半導体に用いられた例はありませんでした。その理由の 1 つは、現代の高性能 n 型ポリマー半導体材料はドナー(電子供与性)・アクセプター(電子受容性)型と呼ばれるものが主流であり、自己凝集力が高いために溶媒の蒸発過程で多結晶的な凝集体を自発的に形成しやすいことが挙げられます。また、一般に p 型ポリマー半導体に正孔(電子が不足

した状態)を注入するための仕事関数(電子のエネルギー上端の深さ)が大きい電極は作製容易であるのに対して、n型ポリマーに電子を注入するための仕事関数が小さい電極は作製が困難である点も、n型ポリマー半導体を用いたFETの報告例が少ない理由と考えられます。


今回の研究では、ドナー・アクセプター型の高性能n型ポリマー半導体として知られる導電性高分子「P(NDI2OD-T2)」を用いました。この分子が流れる方向に対して垂直に主鎖を並べる配向を得るために、溶媒であるクロロフォルムに対してより蒸発速度が遅いクロロベンゼンを少量添加してポリマー鎖の流動性を調節しました。その結果、薄膜面内方向のキャリア輸送にとって有利なエッジオン配向(π 共役面が基板に対して垂直)した高配向ポリマーフローティング薄膜を形成することに成功しました。配向度を示す光学吸収の二色比は3.5~4.0であり、面内でほぼ均一でした。

この薄膜を、あらかじめFETにおいて電流を変調するためのゲート電極およびゲート絶縁膜(誘電体)が形成された基板に転写し、その上に電流を流すためのソースおよびドレイン電極パターンを真空蒸着することでFETを作製しました(図(b))。ただし、そのままでは電極からポリマー半導体への電子注入障壁が大きく、良好なnチャネル型FETの特性が得られないことから、電極として安定な金属中で比較的工作関数が小さい銀(Ag)を用い、さらに注入障壁を低減させるための界面電気二重層としてヘキサ(エチレングリコール)ジチオールという有機化合物を挿入することで、優れた特性を有するnチャネル型FETを得ることに成功しました。主鎖の配向方向を電流と平行にした場合と垂直にした場合でキャリア移動度に約3倍の異方性が見られ、平行の場合には、高速回転の遠心力を使うスピコートなどの広く用いられている成膜方法で得られる移動度よりも大きな値が得られました。(図(c))


(a) UFTM機構模式図



(b) トランジスタ構造



(c) 電流電圧特性



分子配向制御によるトランジスタ性能の変化
電流と高分子の配向方向が平行(赤)、垂直(青)

【背景と目的】

CMOS 回路は、論理回路における最も重要な基本回路であり、「0」「1」をスイッチする CMOS インバーターやそれを組み合わせて2つの入力から論理演算結果を出力する NAND 回路が代表例です。プロセッサ、メモリ、イメージセンサなど、ほとんどのシリコン大規模集積回路(LSI)は CMOS 回路で構成されています。典型的な CMOS 回路では、動作が対称的な p チャネル型と n チャネル型の FET を使い、特性をそろえた上で相補的に組み合わせています。現行の LSI はシリコンを半導体材料として用いていますが、ポリマー半導体は、軽量で、薄くても丈夫で割れにくく、曲げや引っ張りに強いという性質を持っています。従って、これまでシリコン LSI では作製できなかった、食品ラップレベルの薄くて丈夫で様々な表面に貼り付けることのできる論理回路やセンサ回路が実現可能になると期待されています。


ポリマー半導体でフレキシブル CMOS 回路を構成するためには、①CMOS 回路を構成する 2 種類のポリマー半導体薄膜を同一基板上に形成しなければならないが、ほとんどのポリマーが共通の溶媒に可溶であるために後からポリマー薄膜を形成する際に先に形成された薄膜を溶かしてしまう、②すでに高性能なものがある p チャネル型 FET と比較して、同等性能の n チャネル型 FET が得られていない—という課題がありました。

(1)に対しては、Pandey 助教らが開発した「一方向性フローティングフィルム・トランスファー法」(UFTM)が基板上で溶液を使わないことから有効であることがすでに予想されていました。この方法によれば、基板やすでに形成されたポリマー薄膜などを溶媒に曝すことがなく、また、基板表面の化学的性質や微細な凹凸にもほとんど影響されることもなく、ポリマー半導体薄膜を基板に複数回転写することができます。そこで、今回、(2)の課題を解決するために、n チャネル型 FET に用いられる n 型ポリマー半導体が高度に配向した薄膜を UFTM 法により成膜し、FET を作製することに挑戦しました。

【今後の展開】

超フレキシブル CMOS 回路を実現するための第一段階の要素技術がそろったことから、次のステップにおいて、今回開発された n チャネル型 FET 作製法と、すでに開発されている p チャネル型 FET 作製法を組み合わせ、CMOS 論理回路の最小構成要素である CMOS インバーター回路が作製できることを実証します。その際、シリコン CMOS 回路のまねではない、ポリマー半導体と UFTM 法の特長を活かした新しいデバイス構造と配線接続方法などを開発していきます。

現在、皮膚などの凹凸があり、伸縮性がある表面に転写することができる電子タトゥー(下図)という電子回路が揺籃期にあります。本研究を発展させることで、これまで硬くて厚みのあるシリコン LSI に頼らざるを得なかった高度な演算機能や通信機能を内蔵することができ、より実用的な電子タトゥーが実現されると期待されます。



電子タトゥー

(<https://www.theguardian.com/artanddesign/architecture-design-blog/2013/mar/13/electronic-tattoo-monitor-patient-symptoms>)

【用語解説】


ポリマー半導体: 食品ラップのように、薄く、軽く、曲げやすく、丈夫という性質をもちつつ、半導体としての性質も持つ材料。一般的に、主鎖に π 共役系を有するポリマーである。白川英樹先生のノーベル賞(2000年、化学賞)の受賞理由となった研究は、そのルーツの1つである。

ドナー・アクセプター型ポリマー: 電子供与性(ドナー)および電子受容性(アクセプター)の π 共役分子を結合させたモノマーから合成されるポリマーであり、狭いバンドギャップ(電子が存在できないエネルギー範囲)の設計が容易である。また、主鎖間の相互作用が大きいため、キャリア移動度を大きくしやすいなどの特徴があり、太陽電池やトランジスタで使われる最新世代のポリマー半導体における主役となっている。

電界効果トランジスタ(Field Effect Transistor, FET): 半導体中を流れる電流を、絶縁膜を介して対向するゲート電極から及ぼされる電界によって変調する半導体デバイスであり、様々な電子デバイスにおいて必須の能動デバイスである。電流を流す担体(キャリア)が正孔(ホール)であるpチャンネル型と、電子であるnチャンネル型がある。

CMOS(シーモス、相補型MOS): pチャンネル型とnチャンネル型のMOS型FETをデジタル回路等で相補的に利用する回路方式。あるいは、そのような集積回路のことである。

P(NDI2OD-T2): 図のようなモノマーユニットからなるドナー・アクセプター型ポリマー。n型ポリマー半導体として比較的高い電子移動度が得られることが知られている。



HEFG-DT: チオール修飾官能基を持つエチレングリコールオリゴマーであり、タンパク質の安定化や生体適合性を向上させるための金属表面修飾などに用いられることが多い。本研究では、銀電極とポリマー半導体の界面に集まり、チオール基が銀に結合することによって界面電気二重層を形成すると推測している。



【本研究に関する問い合わせ先】

奈良先端科学技術大学院大学 先端科学技術研究科 物質創成科学領域

有機エレクトロニクス研究室

教授 中村 雅一

TEL: 0743-72-6031 FAX: 0743-72-6047

E-mail: mnakamura@ms.naist.jp

奈良先端科学技術大学院大学 企画総務課 渉外企画係

電話: 0743-72-5026/5063 FAX: 0743-72-5011

E-mail: s-kikaku@ad.naist.jp